TiO2/SiOxNy/SiO2層疊結(jié)構(gòu)柵介質(zhì)的電容-電壓特性研究
本文討論了以射頻磁控濺射為主要工藝制備的TiO2/SiOxNy/SiO2 結(jié)構(gòu)高k 柵介質(zhì)。文中重點(diǎn)討論了不同成分界面SiOxNy 薄膜作用下，柵介質(zhì)整體電容- 電壓特性的異同，并論述了SiO2 界面層在保證柵介質(zhì)良好電學(xué)性能方面的作用。
為了應(yīng)對(duì)SiO2 柵介質(zhì)不斷減薄所帶來(lái)的漏電和能耗問(wèn)題，從本世紀(jì)開始，尋找介電常數(shù)高于SiO2 的高k 柵介質(zhì)材料成了半導(dǎo)體領(lǐng)域一大研究熱點(diǎn)。但因?yàn)楣杌纂妼W(xué)兼容性的限制，大部分已報(bào)道的高k 材料在綜合電學(xué)性能方面都差強(qiáng)人意，部分已見應(yīng)用的高k 材料多以高成本工藝條件為基礎(chǔ)，或通過(guò)犧牲材料本身高介電常數(shù)優(yōu)勢(shì)的摻雜改性方法來(lái)實(shí)現(xiàn)。而像TiO2這類有較高介電常數(shù)，且工藝成本較低的材料也因?yàn)榫C合性能方面的不足無(wú)法得到推廣。
本文以層疊結(jié)構(gòu)柵介質(zhì)為突破口，提出鈦硅基柵介質(zhì)研究，即利用沉積在TiO2 和硅襯底之間的SiO2 及SiOxNy (SION)層疊結(jié)構(gòu)界面薄膜來(lái)改善TiO2 柵介質(zhì)電學(xué)性能，具體結(jié)構(gòu)可以表示為電極/TiO2/SiOxNy/SiO2/Si。文中以電容- 電壓特性為分析重點(diǎn)，為推廣TiO2 薄膜在MOS 柵介質(zhì)領(lǐng)域的應(yīng)用奠定基礎(chǔ)。
1、實(shí)驗(yàn)
MOS 薄膜電容制備以電阻率為4 Ωcm~7Ωcm的p 型單晶Si(100)為基底，在自制實(shí)驗(yàn)平臺(tái)上進(jìn)行介質(zhì)膜的濺射沉積和電極膜的蒸發(fā)沉積。本文所述電容包括以下五種結(jié)構(gòu)：Al/TiO2/SiOxNy_1 (富氮)/SiO2/Si(結(jié)構(gòu)A)、Al/TiO2/SiOxNy_2(富氧)/SiO2/Si(結(jié)構(gòu)B)、Al/TiO2/Si(結(jié)構(gòu)C)、Al/TiO2/SiO2/Si(結(jié)構(gòu)D)、Al/TiO2/SiOxNy/Si(結(jié)構(gòu)E)。結(jié)構(gòu)A 和結(jié)構(gòu)B 是本文的研究重點(diǎn)，即富氮SION 薄膜和富氧SION薄膜方案，用于探討界面處不同SION 薄膜成分配比對(duì)電容整體性能的影響，后面三種結(jié)構(gòu)則是在前期研究基礎(chǔ)上給出的比較樣本。結(jié)構(gòu)C、D、E 的制備流程與前期研究[10]一致，界面薄膜以硅靶為源進(jìn)行反應(yīng)濺射，濺射功率均為500 W，反應(yīng)氣體流量分別是SiO2：QAr(氬氣)為9.5 sccm，QO(氧氣)為1.0 sccm;SiOxNy：QAr 為9.5 sccm，QO 為1.0 sccm，QN(氮?dú)?為1.0 sccm。TiO2 采用射頻濺射法沉積，所制得的TiO2 薄膜介電常數(shù)大致為50~70。
結(jié)構(gòu)A 和結(jié)構(gòu)B 是在保證SiO2 制備工藝不變的情況下，引入不同成分的SION 界面薄膜。具體實(shí)現(xiàn)時(shí)，將通過(guò)不同的濺射氣體流量配比實(shí)現(xiàn)薄膜成分控制。SiOxNy(富氧)膜層將在氧氣流量1.6 sccm、氮?dú)饬髁?.0 sccm 的反應(yīng)氣體組合條件下通過(guò)反應(yīng)濺射制得，綜合前期工作結(jié)論和斷面成分分析表明此條件下可將薄膜氧原子比例(O/(O+N))控制在0.85~0.95。SiOxNy(富氮)膜層將在氧氣流量0.4 sccm、氮?dú)饬髁?.0 sccm 的反應(yīng)氣體組合條件下通過(guò)反應(yīng)濺射制得，此條件下可將薄膜氧原子比例控制在0.25~0.35。
為了降低工藝實(shí)施過(guò)程中外界雜質(zhì)離子的影響，實(shí)驗(yàn)前對(duì)真空系統(tǒng)進(jìn)行了改裝使得各結(jié)構(gòu)電容可以在保持真空狀態(tài)不變的條件下通過(guò)原位換靶進(jìn)行各層介質(zhì)膜和電極膜的沉積，并在沉積后進(jìn)行了N2 氣氛退火以修復(fù)工藝缺陷。圖1是TiO2/SiOxNy/SiO2 結(jié)構(gòu)的典型TEM 斷面結(jié)構(gòu)圖，顯示了較清晰的分層效果。對(duì)柵介質(zhì)的測(cè)試以高頻電容- 電壓特性測(cè)試(HP4294A 平臺(tái))為主，以分析其中的介質(zhì)層界面特性。
圖1 TiO2/SiOxNy/SiO2/Si 結(jié)構(gòu)斷面結(jié)構(gòu)圖
2、C-V 特性討論
對(duì)MOS 柵介質(zhì)電學(xué)性能的研究主要通過(guò)分析其電容- 電壓(C- V) 特性入手。圖2 是在1MHz 頻率條件下對(duì)各結(jié)構(gòu)電容進(jìn)行測(cè)試得到的典型C- V 曲線圖，所示電容值均以相應(yīng)之積累態(tài)電容為基準(zhǔn)作了歸一化處理。由于電容基底為p型單晶硅，首先分析由柵介質(zhì)電荷引起的負(fù)柵壓方向C- V 曲線偏移。如圖2 所示，C 結(jié)構(gòu)電容的C- V 曲線偏移量最大，說(shuō)明對(duì)應(yīng)的柵介質(zhì)電荷密度最大[5]，結(jié)構(gòu)A、B 和D、E 所對(duì)應(yīng)的柵壓漂移則比較相近。但同時(shí)反映出的趨勢(shì)是層疊結(jié)構(gòu)對(duì)應(yīng)的偏移量小于單層界面介質(zhì)對(duì)應(yīng)的偏移量，而界面氮成分越高，其對(duì)應(yīng)的偏移量也越小。說(shuō)明了結(jié)合SION 界面薄膜的層疊結(jié)構(gòu)在抑制柵壓偏移方面的顯著作用。
另一方面，對(duì)各結(jié)構(gòu)電容所做的界面EPMA成分分析表明，結(jié)構(gòu)C 中靠近硅襯底界面處的Ti成分最高，達(dá)到了5%，其次是以單純SiO2 作界面的結(jié)構(gòu)D，達(dá)到了2.1%，以SiOxNy 作界面層的結(jié)構(gòu)E 中Ti 含量為1.1%，而結(jié)構(gòu)A 的界面Ti 含量最少為1.0%，低于同樣采用復(fù)合界面結(jié)構(gòu)的結(jié)構(gòu)B(界面Ti 含量：1.3%)和單層SION 界面的結(jié)構(gòu)E。硅基底界面Ti 成分的出現(xiàn)主要源于工藝過(guò)程中TiO2 成分向硅襯底方向不同程度的擴(kuò)散、反應(yīng)。上述數(shù)據(jù)顯示，擴(kuò)散程度和SION 在界面所占比重是有直接關(guān)系的，在C- V 測(cè)試結(jié)果中，也直接表現(xiàn)為不同程度的柵壓偏移量。
圖2 各結(jié)構(gòu)MOS 電容的電容- 電壓(C- V)特性曲線
SION 膜層起到了抑制Ti 界面擴(kuò)散的作用，而層疊結(jié)構(gòu)中SION 膜層和SiO2 膜層在界面的層疊組合也在一定程度上降低了氮成分的界面態(tài)效應(yīng)。作為反映界面電學(xué)質(zhì)量的另一個(gè)指標(biāo)，比較圖2 中C- V 特性曲線的積累- 反型過(guò)渡區(qū)斜率可知，結(jié)構(gòu)C 中C- V 曲線對(duì)應(yīng)的過(guò)渡區(qū)較長(zhǎng)，表現(xiàn)為較寬的電壓軸方向延展和較低的斜率。結(jié)構(gòu)A、B 和E 對(duì)應(yīng)的過(guò)渡區(qū)在電壓軸上的延展長(zhǎng)度相近，相應(yīng)斜率也均大于結(jié)構(gòu)C，而A、B、E 三者中單純SION 薄膜做界面的結(jié)構(gòu)E 則顯示了最低的過(guò)渡區(qū)斜率。上述結(jié)果表明，結(jié)合了SiO2 膜層后的層疊介質(zhì)(結(jié)構(gòu)A、B)有效抑制了SION 膜層中氮成分帶來(lái)的界面態(tài)問(wèn)題，界面質(zhì)量得到明顯改善。但結(jié)構(gòu)A 和結(jié)構(gòu)B 的斜率仍然低于單純SiO2 作界面的結(jié)構(gòu)D，由此可見，具有良好界面質(zhì)量的SiO2 薄膜在層疊結(jié)構(gòu)中是一個(gè)不可缺少的角色。
3、結(jié)論
本文通過(guò)對(duì)C- V 特性的深入分析論證了結(jié)合SiOxNy 薄膜的層疊結(jié)構(gòu)在改善鈦硅基MOS 柵介質(zhì)綜合性能方面的優(yōu)勢(shì)，以及一般工藝條件下，SiO2 膜層在改善高k 介質(zhì)電學(xué)性能方面的重要作用，有助于進(jìn)一步促進(jìn)高k 介質(zhì)的研究及應(yīng)用。
全文下載：
TiO2/SiOxNy/SiO2層疊結(jié)構(gòu)柵介質(zhì)的電容-電壓特性研究
